香港新闻网9月6日电  香港大学（港大）工程学院电机与计算机工程系和先进半导体与集成电路中心（CASIC）的研究人员在类脑计算领域取得重大突破。团队与惠普实验室（Hewlett Packard Labs）合作，开发出一种忆阻器晶片，克服了长期以来制约“联想记忆”容量的极限，即类似大脑般从部分线索中回忆出完整信息的能力，并且即使在大部分硬体失效的情况下，仍能保持可靠运行。这项发现已发表于国际期刊《自然-通讯》（Nature Communications）。

“联想记忆（Associative memory）”是大脑轻而易举就能实现的功能，例如只需听到数个音符，整首歌曲便浮现脑海；瞥见面貌片刻，就能辨认出对方身份。这与电脑中的随机存取记忆体（RAM）不同，RAM必须准确地告知资讯储存在哪里，而联想记忆是透过“内容”来检索资讯，这正是模式补全、纠错和辨识所依赖的核心能力。

传统上，此类系统的容量受到网路规模的限制，如储存的模式越多，就越容易混淆，而储存更多就意味著要建立更大的网路。由先进半导体与集成电路中心副主任李灿教授和博士研究生贺诚平先生领导的研究首次证明，一种硬体自适应学习演算法：在训练过程中测量并补偿每块晶片真实的装置缺陷，结合多层网路设计，能够在真实的忆阻器硬体上突破这一容量上限。

李教授解释：“真正的硬体从来都不是完美的，因此我们不去对抗它的缺陷，而是教会系统去接纳它们。透过演算法与硬体的协同设计，我们能够储存远更多的记忆，并且即使在装置失效时也能保持可靠——这正是将类脑运算带入现实世界所需要的。”

团队的实验数据显示，同一系统在处理二进位和连续值资料的同时，所使用的装置数量减少了多达95%，晶片保持了先前最先进设计约两倍的储存容量，其容量成长速度超过了网路本身规模的成长。这是一种传统单层设计无法实现的“超线性”扩展。

由于该晶片利用忆阻器交叉阵列天然的并行性，能够一次更新整个网络，因此与传统方法相比，它还将回忆时间缩短了多达99.7%，并将能源效率提升了多达8.8倍。这些结果不仅在模拟中得到验证，还在一块围绕64×64忆阻器阵列构建的完全整合晶片上得到了验证。

这项突破为以记忆为中心的人工智能，提供了稳健、低功耗神经形态硬体的发展方向。对于需要远离资料中心、在严格功耗限制下可靠运行的智慧边缘设备，例如感测器和穿戴式装置而言，应用前景尤其具备发展潜力。　　（完）